VHDL du langage à la modélisation

VHDL est un langage de description de systèmes matériels(cartes électroniques, circuits intégrés, circuitsprogrammables, etc.) mondialement utilisé. Le nombred'outils construits autour de VHDL est impressionnant :simulateurs, outils de synthèse, outils de preuve, outilsde spécification graphique... Le langage VHDL estaujourd'hui enseigné dans presque toutes les écoles etuniversités traitant du domaine de la conceptionélectronique.Cet ouvrage a pour ambition d'être un cours completdestiné à l'ingénieur, à l'enseignant et à l'étudiant. Aucarrefour de l'électronique et de l'informatique, cetteédition revue et augmentée (VHDL'93, synthèse) du premiervolume offre trois points d'entrée complémentaires. Lepremier présente les différents concepts du langage en yincluant les récentes évolutions liées à la nouvellenormalisation de 1993. Le second point d'entrée se consacreà la modélisation à l'aide d'exemples progressifs, nombreuxet largement commentés. Le troisième point s'intéresse audomaine essentiel qu'est la synthèse logique. Le but est dedonner, de façon concise et illustrée par de nombreusesétudes de cas, la sémantique d'interprétation du langageVHDL en vue de la production effective de composantsélectroniques.